English
全部
搜索
图片
视频
地图
资讯
更多
购物
航班
旅游
笔记本
报告不当内容
请选择下列任一选项。
无关
低俗内容
成人
儿童性侵犯
时长
全部
短(小于 5 分钟)
中(5-20 分钟)
长(大于 20 分钟)
日期
全部
过去 24 小时
过去一周
过去一个月
去年
清晰度
全部
低于 360p
360p 或更高
480p 或更高
720p 或更高
1080p 或更高
源
全部
Dailymotion
Vimeo
Metacafe
Hulu
VEVO
Myspace
MTV
CBS
Fox
CNN
MSN
价格
全部
免费
付费
清除筛选条件
安全搜索:
中等
严格
中等(默认)
关闭
筛选器
2:59:09
YouTube
VLSI POINT
Verilog in One Shot | Verilog for beginners in English
You can access the Verilog Notes: https://drive.google.com/file/d/191mcKOGC6BpLyZNvb1Q9stq9-hlroke1/view?usp=sharing Dive into Verilog programming with our intensive 1-shot video lecture, designed for beginners! In this concise series, you'll grasp Verilog syntax, module instantiation, behavioral modeling, and more. 🛠️ Get hands-on with ...
已浏览 5.7万 次
2024年5月31日
短视频
2:58
已浏览 254 次
Verilog Day 1: Introduction and Data Types Explained from Scratch
Chip Logic Studio
2:59
已浏览 43 次
Verilog Day 1: Introduction and Data Types Explained from Scratch
Chip Logic Studio
Verilog Tutorial
2:59
Verilog Day 1: Introduction and Data Types Explained from Scratch
YouTube
Chip Logic Studio
已浏览 71 次
3 周前
0:23
Verilog for Beginners: build basic logic gates on FPGA (with testbench simulation)
YouTube
Sly Fox electronics
已浏览 7577 次
6 个月之前
2:58
SystemVerilog vs Verilog in 60 Seconds! | Key Differences Explained
YouTube
Chip Logic Studio
已浏览 511 次
3 个月之前
热门视频
2:21:17
Verilog in 2 hours [English]
YouTube
Renzym Education
已浏览 21.1万 次
2020年7月23日
4:30
Introduction to Verilog | Types of Verilog modeling styles | Verilog code #verilog
YouTube
Explore Electronics
已浏览 5.2万 次
2022年11月11日
20:44
Introduction to FPGA Part 3 - Getting Started with Verilog | Digi-Key Electronics
YouTube
DigiKey
已浏览 8.6万 次
2021年11月22日
2:21:17
Verilog in 2 hours [English]
已浏览 21.1万 次
2020年7月23日
YouTube
Renzym Education
4:30
Introduction to Verilog | Types of Verilog modeling styles | Verilog c
…
已浏览 5.2万 次
2022年11月11日
YouTube
Explore Electronics
20:44
Introduction to FPGA Part 3 - Getting Started with Verilog | Digi
…
已浏览 8.6万 次
2021年11月22日
YouTube
DigiKey
13:09
Lets Learn Verilog with real-time Practice with Me | A new Beginnin
…
已浏览 10.1万 次
2023年9月1日
YouTube
whyRD
4:40
An Introduction to Verilog
已浏览 18.3万 次
2014年1月22日
YouTube
CompArchIllinois
42:03
Introduction to Verilog HDL using Free Software Icarus, GTKWave, a
…
已浏览 7.6万 次
2022年4月25日
YouTube
boyfriendnibluefairy
1:08:06
Mastering Verilog in 1 Hour 🚀: A Complete Guide to Key Concepts
…
已浏览 3.3万 次
8 个月之前
YouTube
Explore VLSI
14:50
The best way to start learning Verilog
已浏览 22.2万 次
2021年3月31日
YouTube
Visual Electric
9:52
FIFO Complete Verilog Code with Explanation | First in First Out | VL
…
已浏览 2.5万 次
2023年6月14日
YouTube
VLSI POINT
观看更多视频
更多类似内容
短视频
2:58
Verilog Day 1: Introduction and Data Types Explained f
…
已浏览 254 次
3 周前
YouTube
Chip Logic Studio
2:59
Verilog Day 1: Introduction and Data Types Explained f
…
已浏览 43 次
3 周前
YouTube
Chip Logic Studio
2:59
Verilog Day 1: Introduction and Data Types Explained f
…
已浏览 71 次
3 周前
YouTube
Chip Logic Studio
0:23
Verilog for Beginners: build basic logic gates on FPGA
…
已浏览 7577 次
6 个月之前
YouTube
Sly Fox electronics
2:58
SystemVerilog vs Verilog in 60 Seconds! | Key Differen
…
已浏览 511 次
3 个月之前
YouTube
Chip Logic Studio
0:41
Asynchronous Active-Low Reset in Digital Circuits | V
…
已浏览 315 次
2 周前
YouTube
VLSI Simplified
0:40
Functions vs Tasks in Verilog HDL
已浏览 1741 次
1 个月前
YouTube
ProV Logic
0:28
"Happy Birthday To You" on Seven Segment Display | F
…
已浏览 721 次
7 个月之前
YouTube
Let's Thrive Together
0:14
Verilog models of One Even Parity Generator and One E
…
已浏览 562 次
2022年3月2日
YouTube
Noah Peterson
0:19
Python on FPGA: Real-Time Verilog Demonstration! #sh
…
已浏览 280 次
1 个月前
YouTube
Bryan Downing
2:59
SV Packed vs Unpacked Arrays Part : 2
已浏览 67 次
2 个月之前
YouTube
Chip Logic Studio
1:09
SystemVerilog case vs casex vs casez
已浏览 153 次
4 个月之前
YouTube
Chip Logic Studio
2:12
Operators in Verilog HDL | Concatenation & Replicatio
…
已浏览 53 次
1 周前
YouTube
Chip Logic Studio
2:49
Mastering System Verilog: Automate Your Circuit Desi
…
已浏览 161 次
11 个月之前
YouTube
SinghinUSA Clips
2:26
Understanding Procedural Blocks – initial, always, final
已浏览 128 次
1 周前
YouTube
Chip Logic Studio
0:20
Verilog Code for Full Adder in Xilinx Vivado | Testbenc
…
已浏览 407 次
1 个月前
YouTube
Sly Fox electronics
2:51
Blocking vs Non-Blocking in Verilog | Complete Guide w
…
已浏览 50 次
1 个月前
YouTube
Chip Logic Studio
2:51
How MDAC works in Pipelined ADCs | Verilog-A
…
已浏览 17 次
4 个月之前
YouTube
Success Point for GATE
3:00
Master Event Regions in Verilog/SystemVerilog – N
…
已浏览 265 次
1 个月前
YouTube
Chip Logic Studio
反馈